編輯推薦:　　

內(nèi)容簡(jiǎn)介:　　《數(shù)字電子技術(shù)基礎(chǔ)》依據(jù)教育部教學(xué)指導(dǎo)委員會(huì)制定的“電子技術(shù)基礎(chǔ)課程教學(xué)基本要求”編寫。全書共十章，主要內(nèi)容包括：數(shù)制和碼制、邏輯代數(shù)基礎(chǔ)、門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、大規(guī)模數(shù)字集成電路、脈沖波形的產(chǎn)生與整形、數(shù)一模和模一數(shù)轉(zhuǎn)換、硬件描述語(yǔ)言VHDL基礎(chǔ)。
　　《數(shù)字電子技術(shù)基礎(chǔ)》簡(jiǎn)明扼要。示例豐富，可讀性較好，既可作為高等學(xué)校電子信息類、電氣信息類及相關(guān)專業(yè)的本科教材，也可供從事電子技術(shù)工作的人員參考。

作者簡(jiǎn)介:　　

目錄:第1章 緒論
1.1 數(shù)字信號(hào)與數(shù)字電路
1.1.1 模擬信號(hào)與數(shù)字信號(hào)
1.1.2 數(shù)字電路的特點(diǎn)
1.1.3 數(shù)字電路的分類
1.2 數(shù)制
1.2.1 幾種常用數(shù)制
1.2.2 不同數(shù)制間的轉(zhuǎn)換
1.3 二進(jìn)制算術(shù)運(yùn)算
1.3.1 二進(jìn)制算術(shù)運(yùn)算的特點(diǎn)
1.3.2 帶符號(hào)數(shù)的原碼、反碼和補(bǔ)碼表示法
1.3.3 補(bǔ)碼運(yùn)算
1.4 幾種常用編碼
1.4.1 二一十進(jìn)制碼(BCD碼)
1.4.2 格雷碼
1.4.3 ASCII碼
本章小結(jié)
習(xí)題

第2章 邏輯代數(shù)基礎(chǔ)
2.1 概述
2.2 三種基本邏輯運(yùn)算
2.3 常用復(fù)合邏輯運(yùn)算
2.4 邏輯代數(shù)的基本公式和常用公式
2.4.1 基本公式
2.4.2 若干常用公式
2.5 邏輯代數(shù)的基本定理
2.5.1 代入定理
2.5.2 反演定理
2.5.3 對(duì)偶定理
2.6 邏輯函數(shù)及其表示方法
2.6.1 邏輯函數(shù)
2.6.2 邏輯函數(shù)的表示方法
2.6.3 邏輯函數(shù)的常用形式
2.6.4 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
2.7 邏輯函數(shù)的化簡(jiǎn)
2.7.1 公式化簡(jiǎn)法
2.7.2 卡諾圖化簡(jiǎn)法
2.7.3 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)
本章小結(jié)
習(xí)題

第3章 門電路
3.1 概述
3.2 晶體管的開(kāi)關(guān)特性
3.2.1 二極管的開(kāi)關(guān)特性
3.2.2 三極管的開(kāi)關(guān)特性
3.3 TTL門電路
3.3.1 TTL與非門
3.3.2 其他類型的TTL門電路
3.3.3 TTL門電路系列
3.3.4 TTL門電路的正確使用
3.4 其他類型的雙極型電路
3.4.1 ECL門電路
3.4.2 IIL門電路
3.5 MOS門電路
3.5.1 MOS管的開(kāi)關(guān)特性
3.5.2 PMOS電路和NMOS電路
3.6 CMOS門電路
3.6.1 CMOS反相器
3.6.2 其他類型的CMOS門電路
3.6.3 CMOS門電路系列
3.6.4 CMOS門電路的正確使用
3.7 門電路的接口
3.7.1 TTL電路驅(qū)動(dòng)CMoS電路
3.7.2 CMOS電路驅(qū)動(dòng)TTL電路
3.7.3 TTL和CMOS電路帶負(fù)載時(shí)的接口問(wèn)題
本章小結(jié)
習(xí)題

第4章 組合邏輯電路
4.1 概述
4.2 組合邏輯電路的分析
4.3 組合邏輯電路的設(shè)計(jì)
4.4 常用組合邏輯電路
4.4.1 編碼器
4.4.2 譯碼器
4.4.3 數(shù)據(jù)選擇器
4.4.4 數(shù)值比較器
4.5 組合邏輯電路中的競(jìng)爭(zhēng)一冒險(xiǎn)現(xiàn)象
4.5.1 競(jìng)爭(zhēng)-冒險(xiǎn)舉例
4.5.2 競(jìng)爭(zhēng)-冒險(xiǎn)的概念與分析
4.5.3 競(jìng)爭(zhēng)-冒險(xiǎn)的判斷與消除
本章小結(jié)
習(xí)題

第5章 觸發(fā)器
5.1 概述
5.2 基本RS觸發(fā)器
5.2.1 基本RS觸發(fā)器的電路結(jié)構(gòu)和工作原理
5.2.2 基本RS觸發(fā)器的功能描述
5.2.3 基本RS觸發(fā)器的工作特點(diǎn)
5.3 同步觸發(fā)器
5.3.1 為什么要設(shè)計(jì)同步觸發(fā)器
5.3.2 同步RS觸發(fā)器
5.3.3 同步D觸發(fā)器
5.3.4 同步JK觸發(fā)器
5.3.5 同步T觸發(fā)器和T觸發(fā)器
5.3.6 同步觸發(fā)器的工作特點(diǎn)
5.4 主從觸發(fā)器
5.4.1 為什么要設(shè)計(jì)主從觸發(fā)器
5.4.2 主從RS觸發(fā)器
5.4.3 主從JK觸發(fā)器
5.4.4 主從觸發(fā)器的工作特點(diǎn)
5.5 邊沿觸發(fā)器
5.5.1 為什么要設(shè)計(jì)邊沿觸發(fā)器
5.5.2 維持阻塞型邊沿觸發(fā)器
5.5.3 利用門電路傳輸延遲的邊沿觸發(fā)器
5.5.4 利用CMOS傳輸門構(gòu)成的邊沿觸發(fā)器
5.5.5 邊沿觸發(fā)器的工作特點(diǎn)
5.6 觸發(fā)器的邏輯功能及其相互轉(zhuǎn)換
5.6.1 觸發(fā)器邏輯功能的分類
5.6.2 觸發(fā)器的電路結(jié)構(gòu)與邏輯功能問(wèn)的關(guān)系
5.6.3 不同功能觸發(fā)器間的相互轉(zhuǎn)換
5.7 觸發(fā)器的動(dòng)態(tài)參數(shù)
本章小結(jié)
習(xí)題

第6章 時(shí)序邏輯電路
6.1 概述
6.2 時(shí)序邏輯電路的分析
6.2.1 時(shí)序邏輯電路的一般分析方法
6.2.2 同步時(shí)序邏輯電路的分析
6.2.3 異步時(shí)序邏輯電路的分析
6.3 典型時(shí)序邏輯電路
6.3.1 寄存器和移位寄存器
6.3.2 計(jì)數(shù)器
6.4 時(shí)序邏輯電路的設(shè)計(jì)
6.4.1 同步時(shí)序邏輯電路的設(shè)計(jì)
6.4.2 異步時(shí)序邏輯電路的設(shè)計(jì)
本章小結(jié)
習(xí)題

第7章 大規(guī)模數(shù)字集成電路
7.1 概述
7.2 半導(dǎo)體存儲(chǔ)器
7.2.1 半導(dǎo)體存儲(chǔ)器的概念與分類
7.2.2 半導(dǎo)體存儲(chǔ)器的邏輯結(jié)構(gòu)
7.2.3 只讀存儲(chǔ)器RoM
7.2.4 隨機(jī)存儲(chǔ)器RAM
7.2.5 存儲(chǔ)器與邏輯函數(shù)的關(guān)系
7.2.6 存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)
7.3 可編程邏輯器件
7.3.1 概述
7.3.2 簡(jiǎn)單的可編程邏輯器件
7.3.3 復(fù)雜的可編程邏輯器件
7.3.4 PLD的設(shè)計(jì)編程
……
第8章 脈沖波形的產(chǎn)生與整形
第9章 數(shù)-模和模-數(shù)的轉(zhuǎn)換
第10章 硬件描述語(yǔ)言VHDL基礎(chǔ)
部分習(xí)題答案
參考文獻(xiàn)