數(shù)字邏輯簡(jiǎn)介，目錄書(shū)摘
2020-04-30 17:25
來(lái)源：京東
作者：京東
數(shù)字邏輯
暫無(wú)報(bào)價(jià)
8評(píng)論
100%好評(píng)
編輯推薦:
內(nèi)容簡(jiǎn)介: 本書(shū)主要介紹數(shù)字邏輯電路和數(shù)字系統(tǒng)的基礎(chǔ)理論和方法。書(shū)中系統(tǒng)地闡述了數(shù)制與編碼、邏輯代數(shù)基礎(chǔ)、組合邏輯電路的分析與設(shè)計(jì)、時(shí)序邏輯電路的分析與設(shè)計(jì)、可編程邏輯器件、VHDL硬件描述語(yǔ)言以及數(shù)字系統(tǒng)的分析與設(shè)計(jì)。本書(shū)可作為計(jì)算機(jī)、電子、通信及自動(dòng)化等專(zhuān)業(yè)的本科生教材，也可供相關(guān)領(lǐng)域的工程技術(shù)人員參考。
作者簡(jiǎn)介: 王春露，1969年出生，畢業(yè)于哈爾濱工業(yè)大學(xué)計(jì)算機(jī)系，現(xiàn)為北京郵電大學(xué)計(jì)算機(jī)學(xué)院副教授、碩士生導(dǎo)師，北京郵電大學(xué)服務(wù)科學(xué)與智能交通技術(shù)研究中心主任。長(zhǎng)期從事“數(shù)字邏輯”課程的教學(xué)工作，積累了豐富的教學(xué)資源，形成比較成熟的課程體系。長(zhǎng)期從事相關(guān)領(lǐng)域科研工作，目前主要研究方向?yàn)橛?jì)算機(jī)網(wǎng)絡(luò)、信息安全、智能交通。在工程和科學(xué)實(shí)踐中，主持完成了多項(xiàng)國(guó)家級(jí)、省部級(jí)項(xiàng)目。目前，作為負(fù)責(zé)人主持的國(guó)家級(jí)項(xiàng)網(wǎng)主要有國(guó)家科技支撐計(jì)劃重大專(zhuān)項(xiàng)項(xiàng)目1項(xiàng)、國(guó)家自然科學(xué)基金項(xiàng)目1項(xiàng)，發(fā)表高水平科技論文40余篇，編著《數(shù)字邏輯題解》、《計(jì)算機(jī)組成原理》、《數(shù)字邏輯與數(shù)字系統(tǒng)》、《計(jì)算機(jī)組織與結(jié)構(gòu)》等多本教材。
目錄:第1章數(shù)字邏輯基礎(chǔ)
1.1數(shù)制與編碼
1.2邏輯代數(shù)中的基本運(yùn)算
1.3邏輯代數(shù)的基本規(guī)律
1.4邏輯函數(shù)的化簡(jiǎn)
1.5邏輯門(mén)電路
小結(jié)
習(xí)題
第2章組合邏輯電路
2.1組合邏輯電路分析
2.2組合邏輯電路設(shè)計(jì)
2.3組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)
2.4常用的中規(guī)模組合邏輯標(biāo)準(zhǔn)構(gòu)件
小結(jié)
習(xí)題
第3章觸發(fā)器
3.1基本RS觸發(fā)器
3.2鐘控觸發(fā)器
3.3主從JK觸發(fā)器
3.4邊沿觸發(fā)器
3.5集成觸發(fā)器
3.6各類(lèi)觸發(fā)器的相互轉(zhuǎn)換
小結(jié)
習(xí)題
第4章時(shí)序電路
4.1時(shí)序電路的特點(diǎn)
4.2時(shí)序電路邏輯功能的描述方法
4.3時(shí)序邏輯電路分析
4.4寄存器
4.5計(jì)數(shù)器
4.6脈沖分配器
4.7序列信號(hào)發(fā)生器
4.8同步時(shí)序電路的設(shè)計(jì)
4.9異步計(jì)數(shù)器
4.10中規(guī)模集成計(jì)數(shù)器的應(yīng)用
小結(jié)
習(xí)題
第5章可編程邏輯器件
5.1可編程邏輯陣列
5.2可編程陣列邏輯
5.3復(fù)雜可編程邏輯器件
5.4現(xiàn)場(chǎng)可編程門(mén)陣列
5.5標(biāo)準(zhǔn)單元和客戶(hù)定制芯片
5.6可編程器件的設(shè)計(jì)流程
5.7可編程器件工具軟件介紹
小結(jié)
習(xí)題
第6章硬件描述語(yǔ)言VHDL簡(jiǎn)介
6.1VHDL概述
6.2VHDL設(shè)計(jì)文件的基本結(jié)構(gòu)
6.3對(duì)象、類(lèi)型和屬性
6.4VHDL的功能描述方法
6.5VHDL的結(jié)構(gòu)描述方法
6.6過(guò)程和函數(shù)
6.7常用單元電路的設(shè)計(jì)實(shí)例
小結(jié)
習(xí)題
第7章現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)
7.1數(shù)字系統(tǒng)的基本概念
7.2現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法
7.3數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
小結(jié)
習(xí)題
附錄第二套掃描碼
參考文獻(xiàn)
1.1數(shù)制與編碼
1.2邏輯代數(shù)中的基本運(yùn)算
1.3邏輯代數(shù)的基本規(guī)律
1.4邏輯函數(shù)的化簡(jiǎn)
1.5邏輯門(mén)電路
小結(jié)
習(xí)題
第2章組合邏輯電路
2.1組合邏輯電路分析
2.2組合邏輯電路設(shè)計(jì)
2.3組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)
2.4常用的中規(guī)模組合邏輯標(biāo)準(zhǔn)構(gòu)件
小結(jié)
習(xí)題
第3章觸發(fā)器
3.1基本RS觸發(fā)器
3.2鐘控觸發(fā)器
3.3主從JK觸發(fā)器
3.4邊沿觸發(fā)器
3.5集成觸發(fā)器
3.6各類(lèi)觸發(fā)器的相互轉(zhuǎn)換
小結(jié)
習(xí)題
第4章時(shí)序電路
4.1時(shí)序電路的特點(diǎn)
4.2時(shí)序電路邏輯功能的描述方法
4.3時(shí)序邏輯電路分析
4.4寄存器
4.5計(jì)數(shù)器
4.6脈沖分配器
4.7序列信號(hào)發(fā)生器
4.8同步時(shí)序電路的設(shè)計(jì)
4.9異步計(jì)數(shù)器
4.10中規(guī)模集成計(jì)數(shù)器的應(yīng)用
小結(jié)
習(xí)題
第5章可編程邏輯器件
5.1可編程邏輯陣列
5.2可編程陣列邏輯
5.3復(fù)雜可編程邏輯器件
5.4現(xiàn)場(chǎng)可編程門(mén)陣列
5.5標(biāo)準(zhǔn)單元和客戶(hù)定制芯片
5.6可編程器件的設(shè)計(jì)流程
5.7可編程器件工具軟件介紹
小結(jié)
習(xí)題
第6章硬件描述語(yǔ)言VHDL簡(jiǎn)介
6.1VHDL概述
6.2VHDL設(shè)計(jì)文件的基本結(jié)構(gòu)
6.3對(duì)象、類(lèi)型和屬性
6.4VHDL的功能描述方法
6.5VHDL的結(jié)構(gòu)描述方法
6.6過(guò)程和函數(shù)
6.7常用單元電路的設(shè)計(jì)實(shí)例
小結(jié)
習(xí)題
第7章現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)
7.1數(shù)字系統(tǒng)的基本概念
7.2現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法
7.3數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
小結(jié)
習(xí)題
附錄第二套掃描碼
參考文獻(xiàn)
相關(guān)商品
京公網(wǎng)安備 11000002000088號(hào)
