婷婷久久综合九色综合伊人色,制服丝袜人妻专区一本,越南毛茸茸的少妇

2019-10-22 11:54 來源：京東作者：京東

編輯推薦:

內(nèi)容簡介:　　《FPGA設(shè)計(jì)及應(yīng)用（第3版）》系統(tǒng)介紹了有關(guān)可編程邏輯器件的基本知識以及相關(guān)軟件的使用方法，講述了FPGA電路設(shè)計(jì)的方法和技巧，并給出了設(shè)計(jì)實(shí)例。
　　《FPGA設(shè)計(jì)及應(yīng)用（第3版）》內(nèi)容包括：FPGA設(shè)計(jì)概述、Altera可編程邏輯器件、VHDL硬件描述語言、QuartusⅡ10.0軟件集成環(huán)境、Quartus Ⅱ中的元器件庫、Altera器件編程與配置、FPGA設(shè)計(jì)中的基本問題和FPGA電路設(shè)計(jì)實(shí)例。
　　《FPGA設(shè)計(jì)及應(yīng)用（第3版）》內(nèi)容全面、取材新穎、敘述清楚，理論聯(lián)系實(shí)際，突出實(shí)用特色，并使用大量圖表和實(shí)例說明問題，便于讀者理解和掌握。
　　《FPGA設(shè)計(jì)及應(yīng)用（第3版）》既可用作高等工科院校電子與通信類各專業(yè)高年級本科生和研究生相關(guān)課程的教材和參考書，又可作為廣大電子設(shè)計(jì)人員的設(shè)計(jì)參考書或使用手冊。

作者簡介:

目錄:第1章緒論
1．1 EDA發(fā)展歷程
1．2 可編程邏輯器件的基本結(jié)構(gòu)
1．2．1 ASIC的分類
1．2．2 SPLD基本結(jié)構(gòu)
1．2．3 CPLD基本結(jié)構(gòu)
1．2．4 FPGA基本結(jié)構(gòu)
1．2．5 FPGA與CPLD的比較
1．2．6 PLD廠商介紹
1．3 可編程邏輯器件的設(shè)計(jì)
1．3．1 設(shè)計(jì)方法
1．3．2 設(shè)計(jì)流程
1．3．3 基于IP的設(shè)計(jì)

第2章 Altera可編程邏輯器件
2．1 概述
2．2 FPGA
2．2．1 高端FPGA器件StratixⅣ
2．2．2 高端FPGA器件StratixⅤ
2．2．3 低成本FPGA器件CycloneⅢ
2．2．4 低成本FPGA器件CycloneⅣ
2．2．5 中端FPGA器件ArriaⅡ
2．3 CPLD
2．3．1 MAX3000A器件
2．3．2 MAXII器件
2．4 結(jié)構(gòu)化ASIC
2．4．1 簡述
2．4．2 HardCopy系統(tǒng)開發(fā)流程
2．4．3 HardCopyV器件
2．5 成熟器件

第3章硬件描述語言
3．1 硬件描述語言概述
3．2 VHDL程序的基本結(jié)構(gòu)
3．2．1 實(shí)體說明
3．2．2 結(jié)構(gòu)體
3．2．3 配置
3．2．4 庫
3．2．5 程序包
3．3 VHDL的描述方法
3．3．1 標(biāo)識符
3．3．2 詞法單元
3．3．3 數(shù)據(jù)對象
3．3．4 數(shù)據(jù)類型
3．3．5 操作運(yùn)算符
3．4 VHDL的常用語句
3．4．1 并行語句
3．4．2 順序語句

第4章 QuartusⅡ集成環(huán)境
4．1 概述
4．2 QuartusⅡ的安裝
4．3 QuarrusⅡ10．0圖形用戶界面
4．4 設(shè)計(jì)輸入
4．4．1 創(chuàng)建一個(gè)新的工程
4．4．2 頂層實(shí)體文件的建立
4．4．3 子模塊文件的建立
4．5 編譯設(shè)計(jì)
4．5．1 編譯設(shè)置
4．5．2 執(zhí)行完整的編譯
4．5．3 引腳分配
4．5．4 查看適配結(jié)果
4．6 時(shí)序分析
4．6．1 傳統(tǒng)時(shí)序分析器
4．6．2 打開TimeQuest時(shí)序分析器
……

第5章 QuartusⅡ中的元器件庫
第6章 Altera器件編程與配置
第7章 FPGA設(shè)計(jì)中的基本問題
第8章 FPGA電路設(shè)計(jì)實(shí)例

附錄A 文件的后綴
附錄B 相關(guān)網(wǎng)址檢索

參考文獻(xiàn)

相關(guān)商品