基于Verilog HDL的數(shù)字系統(tǒng)設(shè)計快速入門簡介，目錄書摘
本書以Verilog HDL語言為藍(lán)本，結(jié)合Quartus II軟件，通過豐富的實例，從實驗、實踐、實用的角度，詳細(xì)介紹了FPGA在電子系統(tǒng)中的應(yīng)用。本書共9章，主要內(nèi)容包括FPGA基礎(chǔ)知識、FPGA硬件電路的設(shè)計、Quartus II軟件操作基礎(chǔ)、Verilog HDL語言概述、面向綜合的行為描述語句、ModelSim仿真工具、面向驗證和仿真的行為描述語句、Verilog HDL語言設(shè)計進(jìn)階、外設(shè)接口和綜合系統(tǒng)設(shè)計，全面詳細(xì)的闡述了FPGA的設(shè)計方法和開發(fā)過程。
高敬鵬博士，哈爾濱工程大學(xué)副教授，多項省部級科研項目負(fù)責(zé)人，其中《電子系統(tǒng)設(shè)計開發(fā)實驗箱》獲得中國高等教育學(xué)會等主辦的《第三屆高等學(xué)校自制實驗教學(xué)儀器設(shè)備評選》全國一等獎，具有豐富的教學(xué)與科研經(jīng)驗。
第1章可編程邏輯器件基礎(chǔ)
1.1可編程邏輯器件
1.2Altera公司的CPLD產(chǎn)品
1.3Altera公司的典型FPGA產(chǎn)品
1.4FPGA的工藝結(jié)構(gòu)
1.5FPGA技術(shù)的發(fā)展方向
1.6FPGA芯片的應(yīng)用
1.7FPGA的設(shè)計流程
1.8FPGA的設(shè)計開發(fā)工具
1.9Quartus Ⅱ軟件簡介
1.10FPGA硬件最小系統(tǒng)
1.11FPGA的硬件設(shè)計技巧
1.12FPGA的硬件調(diào)試方法
第2章Quartus Ⅱ基本設(shè)計操作
2.1QuartersⅡ基本設(shè)計流程
2.2Quarturs Ⅱ工程創(chuàng)建
2.3Quartus Ⅱ設(shè)計輸入
2.4Quartus Ⅱ編譯項目
2.5Quartus Ⅱ設(shè)計文件的仿真
2.6Quartus Ⅱ引腳分配與器件編譯
2.7Quartus Ⅱ器件編程
2.8Quartus Ⅱ固化程序到外部存儲器
2.9Quartus Ⅱ其他操作
第3章Quartus Ⅱ軟件進(jìn)階設(shè)計
3.1Quartus Ⅱ參數(shù)化宏功能模塊及其使用方法
3.2SignalTap Ⅱ在線邏輯分析儀的使用方法
3.2.1SignalTap Ⅱ介紹
3.2.2使用SignalTap Ⅱ操作流程
3.2.3SignalTap Ⅱ邏輯分析儀的使用
3.3典型實例：正弦波發(fā)生器及SignalTap Ⅱ的使用
第4章Verilog HDL語言概述
4.1硬件描述語言的概念
4.2Verilog HDL的產(chǎn)生與發(fā)展
4.3Verilog HDL語言的魅力
4.3.1Verilog HDL語言與VHDL語言的比較
4.3.2Verilog HDL與C語言的比較
4.3.3Verilog HDL的應(yīng)用
4.4采用Verilog HDL設(shè)計復(fù)雜數(shù)字電路的優(yōu)點
4.5Verilog HDL程序設(shè)計模式
4.6Verilog HDL程序基本結(jié)構(gòu)
4.6.1Verilog HDL程序入門
4.6.2模塊的框架
4.6.3Verilog HDL語言的描述形式
4.7Verilog HDL語言基本要素
4.7.1標(biāo)志符與注釋
4.7.2數(shù)字與邏輯數(shù)值
4.7.3數(shù)據(jù)類型
4.7.4常用運(yùn)算符
4.7.5Verilog HDL語言的賦值
4.7.6Verilog HDL語言的關(guān)鍵詞
4.8典型實例：利用Verilog HDL語言在FPGA上實現(xiàn)LED流水燈
第5章面向綜合的行為描述語句
5.1可綜合模型的設(shè)計
5.2觸發(fā)事件控制
5.3條件語句
5.4循環(huán)語句
5.5任務(wù)與函數(shù)
5.6有限狀態(tài)機(jī)的設(shè)計
5.7Quartus II圖形化狀態(tài)機(jī)輸入工具使用
第6章Verilog HDL語言基礎(chǔ)程序設(shè)計
6.1Verilog HDL語言實現(xiàn)組合邏輯電路
6.2Verilog HDL語言實現(xiàn)時序邏輯電路
6.3Verilog HDL語言的代碼風(fēng)格
6.3.1Verilog HDL語言的基本原則
6.3.2Verilog HDL語言的編寫規(guī)范
6.3.3Verilog HDL語言的處理技巧
6.4硬件描述語言設(shè)計基礎(chǔ)實例
6.4.18-3編碼器
6.4.23-8譯碼器
6.4.3數(shù)據(jù)選擇器
6.4.4多位數(shù)值比較器
6.4.5全加器
6.4.6D觸發(fā)器
6.4.7寄存器
6.4.8雙向移位寄存器
6.4.9四位二進(jìn)制加/減法計數(shù)器
6.4.10順序脈沖發(fā)生器
6.4.11序列信號發(fā)生器
第7章ModelSim仿真
7.1ModelSim仿真工具簡介
7.2ModelSim的命令與文件
7.3ModelSim仿真工具安裝與使用
7.4典型實例：SDRAM讀寫控制的實現(xiàn)與仿真
第8章面向驗證與仿真的行為描述語句
8.1驗證與仿真簡介
8.2仿真程序執(zhí)行原理
8.3延時控制語句
8.4常用的行為仿真描述語句
8.5典型實例：全加器的驗證與仿真
第9章系統(tǒng)任務(wù)、編譯預(yù)處理與仿真激勵
9.1系統(tǒng)任務(wù)
9.2編譯預(yù)處理
9.3產(chǎn)生仿真激勵
第10章外設(shè)接口設(shè)計
10.1數(shù)碼管顯示接口實驗
10.2LCD液晶顯示接口實驗
10.3VGA顯示接口實驗
10.4RS-232C串行通信接口實驗
第11章綜合系統(tǒng)設(shè)計
11.1實時溫度采集系統(tǒng)
11.2實時紅外采集系統(tǒng)
11.3實時鍵盤采集系統(tǒng)
京公網(wǎng)安備 11000002000088號
