內(nèi)容簡(jiǎn)介:　　《電子技術(shù)及其應(yīng)用基礎(chǔ)（數(shù)字部分）第2版》是普通高等教育“十一五”國(guó)家級(jí)規(guī)劃教材?！峨娮蛹夹g(shù)及其應(yīng)用基礎(chǔ)：數(shù)字部分》比較系統(tǒng)地討論數(shù)字邏輯系統(tǒng)和數(shù)字電路的建模、分析和設(shè)計(jì)方法，內(nèi)容包括邏輯系統(tǒng)基本特征、數(shù)字電路基本特征、數(shù)字邏輯信號(hào)特征、數(shù)字邏輯的分析和設(shè)計(jì)方法、數(shù)字電路分析和設(shè)計(jì)方法?！峨娮蛹夹g(shù)及其應(yīng)用基礎(chǔ)：數(shù)字部分》比較詳細(xì)地介紹了HDL設(shè)計(jì)方法的特點(diǎn)以及現(xiàn)代數(shù)字邏輯電路系統(tǒng)的設(shè)計(jì)技術(shù)，其中包括行為描述、仿真驗(yàn)證以及測(cè)試方法?！峨娮蛹夹g(shù)及其應(yīng)用基礎(chǔ)：數(shù)字部分》突出強(qiáng)調(diào)數(shù)字邏輯系統(tǒng)模型與數(shù)字電路模型之間的關(guān)系，以數(shù)字邏輯系統(tǒng)行為特性和數(shù)字電路行為特性為核心，介紹用數(shù)字電路實(shí)現(xiàn)數(shù)字邏輯系統(tǒng)的基本技術(shù)和方法。這些都是現(xiàn)代數(shù)字電子技術(shù)應(yīng)用的基本概念與技術(shù)。書(shū)中附有大量的思考題、練習(xí)題和習(xí)題，可供讀者練習(xí)之用。
　　 　　《電子技術(shù)及其應(yīng)用基礎(chǔ)（數(shù)字部分）第2版》適于作計(jì)算機(jī)和電子信息類(lèi)專(zhuān)業(yè)本科教材，也可以作為其他專(zhuān)業(yè)和有關(guān)技術(shù)人員的教學(xué)參考書(shū)。

目錄:緒論
0-1 數(shù)字邏輯系統(tǒng)與數(shù)字電路的基本概念
0-2 工程問(wèn)題的數(shù)字邏輯模型
0-3 數(shù)字邏輯電路與系統(tǒng)的分析和設(shè)計(jì)工具
0-4 數(shù)字電路系統(tǒng)技術(shù)的發(fā)展趨勢(shì)與學(xué)習(xí)目標(biāo)
本章小結(jié)
練習(xí)與習(xí)題
第1章 數(shù)制與編碼
1-1 數(shù)的描述規(guī)則——數(shù)制
1-1-1 數(shù)制與表示方法
1-1-2 二進(jìn)制的基本算術(shù)運(yùn)算
1-1-3 數(shù)制轉(zhuǎn)換
1-2 編碼
1-2-1 有符號(hào)數(shù)的編碼
1-2-2 有小數(shù)點(diǎn)數(shù)的編碼
1-2-3 字符和其他編碼
1-3 數(shù)字邏輯系統(tǒng)實(shí)現(xiàn)數(shù)學(xué)運(yùn)算的基本原理
本章小結(jié)
練習(xí)與習(xí)題
第2章 邏輯代數(shù)基本原理
2-1 邏輯關(guān)系的數(shù)學(xué)描述方法
2-1-1 基本邏輯關(guān)系
2-1-2 邏輯關(guān)系的基本數(shù)學(xué)描述方法
2-2 邏輯代數(shù)的物理與數(shù)學(xué)概念
2-2-1 邏輯函數(shù)的表示方法
2-2-2 物理事件的邏輯函數(shù)描述
2-2-3 邏輯函數(shù)的物理實(shí)現(xiàn)
2-3 基本運(yùn)算與基本定理
2-3-1 基本公式與定理
2-3-2 反演規(guī)則與對(duì)偶規(guī)則
2-3-3 擴(kuò)展定理
2-4 不完全確定的邏輯函數(shù)
2-5 邏輯函數(shù)的代數(shù)化簡(jiǎn)法
2-6 邏輯關(guān)系的Verilog HDL描述
2-6-1 邏輯表達(dá)式的Verilog描述方法
2-6-2 真值表的Verilog描述
2-6-3 邏輯圖的Verilog描述
本章小結(jié)
練習(xí)與習(xí)題
第3章 數(shù)字邏輯系統(tǒng)建模技術(shù)
3-1 數(shù)字邏輯系統(tǒng)分類(lèi)
3-1-1 組合邏輯
3-1-2 時(shí)序邏輯
3-1-3 組合邏輯與時(shí)序邏輯的區(qū)別
3-2 組合邏輯系統(tǒng)的建模
3-2-1 邏輯表達(dá)式建模
3-2-2 真值表建模
3-2-3 邏輯圖建模
3-2-4 波形圖建模
3-2-5 組合邏輯的Verilog HDL描述
3-3 時(shí)序邏輯的狀態(tài)模型
3-3-1 狀態(tài)的基本概念
3-3-2 狀態(tài)的描述模型
3-3-3 時(shí)序邏輯的Verilog HDL描述
3-4 邏輯函數(shù)化簡(jiǎn)
3-4-1 卡諾圖化簡(jiǎn)
3-4-2 表格法化簡(jiǎn)（Q-M法）
3-4-3 包含任意項(xiàng)的邏輯函數(shù)化簡(jiǎn)
3-5 狀態(tài)化簡(jiǎn)
3-5-1 確定狀態(tài)的狀態(tài)化簡(jiǎn)
3-5-2 不完全確定狀態(tài)邏輯的化簡(jiǎn)
本章小結(jié)
練習(xí)與習(xí)題
第4章 基本數(shù)字電路
4-1 數(shù)字集成電路的基本概念
4-1-1 數(shù)字集成電路的分類(lèi)
4-1-2 邏輯電平與正、負(fù)邏輯概念
4-1-3 數(shù)字集成電路的主要技術(shù)特性
4-1-4 數(shù)字集成電路使用注意事項(xiàng)
4-2 基本邏輯門(mén)電路
4-2-1 極管門(mén)電路
4-2-2 TTL 門(mén)電路
4-2-3 CMOS門(mén)電路
4-2-4 與數(shù)字電路特性有關(guān)的Verilog HDL描述方法
4-3 觸發(fā)器電路
4-3-1 單穩(wěn)態(tài)觸發(fā)器與雙穩(wěn)態(tài)觸發(fā)器
4-3-2 雙穩(wěn)態(tài)觸發(fā)器的實(shí)現(xiàn)原理
4-3-3 幾種典型的觸發(fā)器
4-3-4 觸發(fā)器的主要技術(shù)指標(biāo)和使用注意事項(xiàng)
4-4 存儲(chǔ)器電路
4-4-1 半導(dǎo)體存儲(chǔ)器的基本概念
4-4-2 存儲(chǔ)單元的基本結(jié)構(gòu)
4-4-3 存儲(chǔ)器的地址譯碼
4-5 編程邏輯器件
4-5-1 可編程邏輯器件的基本結(jié)構(gòu)
4-5-2 CPLD器件的基本結(jié)構(gòu)
4-5-3 FPGA器件的基本結(jié)構(gòu)
4-6 數(shù)字電路的基本參數(shù)與測(cè)試技術(shù)
4-6-1 數(shù)字電路基本參數(shù)
4-6-2 基本測(cè)試技術(shù)
本章小結(jié)
練習(xí)與習(xí)題
第5章 數(shù)字電路系統(tǒng)基本分析技術(shù)
5-1 數(shù)字電路系統(tǒng)的基本分析概念
5-1-1 數(shù)字電路系統(tǒng)分析的目的
5-1-2 數(shù)字電路系統(tǒng)的分析模型
5-1-3 數(shù)字電路系統(tǒng)的基本分析技術(shù)
5-1-4 數(shù)字電路系統(tǒng)的仿真分析概念
5-2 組合邏輯電路系統(tǒng)的邏輯分析
5-2-1 組合邏輯電路系統(tǒng)邏輯分析的基本步驟
5-2-2 組合邏輯的基本功能電路模塊
5-2-3 含功能模塊組合邏輯電路系統(tǒng)的邏輯行為分析
5-2-4 組合邏輯電路系統(tǒng)時(shí)間特性分析
5-3 同步時(shí)序邏輯電路系統(tǒng)邏輯分析
5-3-1 同步時(shí)序邏輯電路系統(tǒng)邏輯分析的基本步驟
5-3-2 時(shí)序邏輯的基本功能電路模塊
5-3-3 含功能模塊的同步時(shí)序邏輯電路的邏輯行為分析
5-4 異步時(shí)序電路系統(tǒng)邏輯分析
5-4-1 脈沖異步時(shí)序電路系統(tǒng)邏輯分析
5-4-2 電平異步時(shí)序電路系統(tǒng)邏輯分析
5-4-3 異步時(shí)序電路系統(tǒng)的競(jìng)爭(zhēng)與冒險(xiǎn)
5-5 數(shù)字電路的邏輯測(cè)試分析技術(shù)
5-5-1 邏輯測(cè)試的基本概念
5-5-2 數(shù)字電路系統(tǒng)的邏輯測(cè)試設(shè)計(jì)
本章小結(jié)
練習(xí)與習(xí)題
第6章 數(shù)字電路系統(tǒng)設(shè)計(jì)基礎(chǔ)
6-1 數(shù)字電路應(yīng)用設(shè)計(jì)概念
6-2 組合邏輯電路系統(tǒng)設(shè)計(jì)
6-2-1 組合邏輯電路系統(tǒng)基本設(shè)計(jì)方法
6-2-2 組合邏輯電路設(shè)計(jì)實(shí)例
6-2-3 組合邏輯數(shù)字電路設(shè)計(jì)中應(yīng)注意的問(wèn)題
6-3 時(shí)序邏輯電路系統(tǒng)設(shè)計(jì)
6-3-1 時(shí)序邏輯電路設(shè)計(jì)概念
6-3-2 同步時(shí)序電路系統(tǒng)設(shè)計(jì)
6-3-3 脈沖異步時(shí)序電路系統(tǒng)設(shè)計(jì)
本章小結(jié)
練習(xí)與習(xí)題
第7章 A/D與D/A轉(zhuǎn)換電路
7-1 DSP系統(tǒng)的基本概念
7-2 D/A轉(zhuǎn)換電路
7-2-1 D/A轉(zhuǎn)換的基本原理
7-2-2 D/A轉(zhuǎn)換的主要技術(shù)指標(biāo)
7-2-3 典型的D/A轉(zhuǎn)換電路
7-2-4 D/A轉(zhuǎn)換電路的輸出極性
7-2-5 集成D/A轉(zhuǎn)換器DAC0832
7-3 A/D轉(zhuǎn)換電路
7-3-1 A/D轉(zhuǎn)換的基本原理
7-3-2 A/D轉(zhuǎn)換的主要技術(shù)指標(biāo)
7-3-3 基本的取樣一保持電路
7-3-4 典型的量化編碼電路結(jié)構(gòu)
7-3-5 集成A/D轉(zhuǎn)換器ADC0809
本章小結(jié)
練習(xí)與習(xí)題
第8章 集成數(shù)字電路EDA技術(shù)概述
8-1 集成數(shù)字電路設(shè)計(jì)的基本概念
8-1-1 結(jié)構(gòu)設(shè)計(jì)
8-1-2 數(shù)字電路的仿真
8-2 集成數(shù)字電路EDA設(shè)計(jì)的基本概念
8-2-1 分析和設(shè)計(jì)工具的技術(shù)特征
8-2-2 數(shù)字系統(tǒng)自動(dòng)設(shè)計(jì)流程
8-3 集成數(shù)字電路測(cè)試技術(shù)
8-3-1 測(cè)試概念
8-3-2 測(cè)試矢量設(shè)計(jì)
8-3-3 邊界掃描JTAG（IEEE 1149.1）的基本概念
練習(xí)與習(xí)題
附錄 Verilog DHL介紹
附錄1 語(yǔ)言
附錄2 程序結(jié)構(gòu)
附錄3 數(shù)據(jù)類(lèi)型
附錄4 算子
附錄5 控制結(jié)構(gòu)
附錄6 其他語(yǔ)句
附錄7 定時(shí)控制
附錄8 系統(tǒng)任務(wù)
參考文獻(xiàn)