一个人免费观看视频www高清,中文字幕乱码中文乱码777

2020-05-28 15:23 來(lái)源：京東作者：京東

編輯推薦: 《計(jì)算機(jī)系列教材：數(shù)字電子技術(shù)基礎(chǔ)》可作為電子與信息類專業(yè)獨(dú)立學(xué)院教材，也可作為高職高專教材以及大專、成人教育以及自學(xué)教材相關(guān)專業(yè)使用。

內(nèi)容簡(jiǎn)介: 《計(jì)算機(jī)系列教材：數(shù)字電子技術(shù)基礎(chǔ)》主要內(nèi)容是邏輯代數(shù)基礎(chǔ)，邏輯門電路，組合邏輯門電路，觸發(fā)器，時(shí)序邏輯電路，可編程器件，數(shù)，模和模／數(shù)轉(zhuǎn)換等。為了適應(yīng)電子技術(shù)飛速發(fā)展的新形勢(shì)和獨(dú)立院校本科學(xué)生學(xué)習(xí)數(shù)字電路的需要，《數(shù)字電子技術(shù)基礎(chǔ)》注重突出獨(dú)立學(xué)院的特色，在傳授基礎(chǔ)知識(shí)的同時(shí)，加強(qiáng)了能力的培養(yǎng)?！稊?shù)字電子技術(shù)基礎(chǔ)》注重基礎(chǔ)理論，著重概念敘述，突出應(yīng)用知識(shí)，略去了集成電路內(nèi)部電路及工作原理的分析，突出了典型器件邏輯功能的分析和應(yīng)用，并注重加強(qiáng)中、大規(guī)模集成電路基礎(chǔ)知識(shí)的介紹，各章均有習(xí)題。

目錄:第1章邏輯代數(shù)基礎(chǔ) 1.1 概述 1.1.1 數(shù)字電路的基本概念（定義、優(yōu)點(diǎn)） 1.1.2 數(shù)制與碼制 1.1.3 算術(shù)運(yùn)算與邏輯運(yùn)算 1.2 邏輯代數(shù)中的基本運(yùn)算 1.3 邏輯代數(shù)的基本公式和常用公式 1.3.1 基本公式 1.3.2 若干常用公式 1.4 邏輯代數(shù)的基本定理 1.4.1 代入定理 1.4.2 反演定理 1.4.3 對(duì)偶定理 1.5 邏輯函數(shù)及其表示方法 1.5.1 邏輯函數(shù) 1.5.2 邏輯函數(shù)的表示方法 1.5.3 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式 1.6 邏輯函數(shù)的化簡(jiǎn) 1.6.1 公式化簡(jiǎn)法（邏輯函數(shù)的最簡(jiǎn)形式、常用的化簡(jiǎn)方法） 1.6.2 卡諾圖化簡(jiǎn)法 習(xí)題一 第2章邏輯門電路 2.1 概述 2.2 最簡(jiǎn)單的邏輯門電路 2.2.1 二極管與門 2.2.2 二極管或門 2.2.3 三極管非門 2.3 TTL邏輯門電路 2.3.1 TTL與非門 2.3.2 集電極開(kāi)路門和三態(tài)門 2.4 CMOS邏輯門電路 2.4.1 CMOS反相器 2.4.2 CMOS與非門和或非門 2.4.3 CMOS邏輯門的主要參數(shù) 2.5 集成邏輯門電路的使用 2.5.1 幾種集成邏輯門系列簡(jiǎn)介 2.5.2 各類集成邏輯門性能比較 2.5.3 集成邏輯門電路的使用應(yīng)注意的問(wèn)題 習(xí)題二 第3章組合邏輯電路 3.1 概述 3.2 組合邏輯電路的分析方法和設(shè)計(jì)方法 3.2.1 組合邏輯電路的分析方法 3.2.2 組合邏輯電路的設(shè)計(jì)方法 3.3 幾種常用的組合邏輯電路 3.3.1 加法器 3.3.2 數(shù)值比較器 3.3.3 編碼器 3.3.4 譯碼器 3.3.5 數(shù)據(jù)選擇器 3.4 組合邏輯電路中競(jìng)爭(zhēng)——冒險(xiǎn)現(xiàn)象 3.4.1 競(jìng)爭(zhēng)——冒險(xiǎn)現(xiàn)象及其成因 3.4.2 檢查競(jìng)爭(zhēng)——冒險(xiǎn)現(xiàn)象的方法 3.4.3 消除競(jìng)爭(zhēng)——冒險(xiǎn)現(xiàn)象的方法 習(xí)題三 第4章觸發(fā)器 4.1 概述 4.2 觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn) 4.2.1 基本RS觸發(fā)器 4.2.2 同步RS觸發(fā)器 4.2.3 主從RS觸發(fā)器 4.2.4 JK觸發(fā)器 4.2.5 T觸發(fā)器 4.2.6 D邊沿觸發(fā)器 習(xí)題四 第5章時(shí)序邏輯電路 5.1 概述 5.2 時(shí)序邏輯電路的分析方法和設(shè)計(jì)方法 5.2.1 時(shí)序邏輯電路的狀態(tài)表、狀態(tài)圖和時(shí)序圖 5.2.2 同步時(shí)序邏輯電路的分析和設(shè)計(jì)方法 5.2.3 異步時(shí)序邏輯電路的分析和設(shè)計(jì)方法 5.3 幾種常用的時(shí)序邏輯電路 5.3.1 寄存器 5.3.2 計(jì)數(shù)器 5.4 隨機(jī)存取存儲(chǔ)器（RAM） 5.4.1 RAM的存儲(chǔ)原理 5.4.2 典型RAM模塊及其使用方法 小結(jié) 習(xí)題五 第6章可編程邏輯器件 6.1 概述 6.2 可編程陣列邏輯（PAL） 6.2.1 PAL的基本電路結(jié)構(gòu) 6.2.2 PAL的幾種輸出電路結(jié)構(gòu)和反饋形式 6.2.3 PAL的應(yīng)用舉例 6.3 通用陣列邏輯（GAL） 6.3.1 GAL的電路結(jié)構(gòu) 6.3.2 輸出邏輯宏單元（0LMC） 6.3.3 GAL的輸入特性和輸出特性 6.4 可擦除的可編程邏輯器件（EPLD） 6.4.1 EPLD的基本結(jié)構(gòu)和特點(diǎn) 6.4.2 EPLD的與一或邏輯陣列 6.4.3 EPLD的輸出邏輯宏單元（OLMC） 6.5 現(xiàn)場(chǎng)可編程門陣列（FPGA） 6.5.1 FPGA的基本結(jié)構(gòu) 6.5.2 FPGA的輸入輸出模塊（10B）和可編程邏輯模塊（CLB） 6.5.3 FPGA的互連資源 6.5.4 編程數(shù)據(jù)的裝載 6.6 PLD的編程 習(xí)題六 第7章數(shù)／模和模／轉(zhuǎn)換 7.1 概述 7.2 數(shù)／模（D／A）轉(zhuǎn)換器 7.2.1 常用數(shù)／模轉(zhuǎn)換技術(shù) 7.2.2 集成DAC的主要參數(shù) 7.2.3 集成DAC芯片的選擇與使用 7.3 模／數(shù)（A／D）轉(zhuǎn)換 7.3.1 常用模／數(shù)轉(zhuǎn)換技術(shù) 7.3.2 集成ADC的主要參數(shù) 7.3.3 集成ADC芯片選擇與使用 7.4 數(shù)／模和模／數(shù)轉(zhuǎn)換器的應(yīng)用 7.4.1 數(shù)據(jù)采集與控制系統(tǒng)的功能 7.4.2 實(shí)際數(shù)據(jù)采集系統(tǒng)舉例 小結(jié) 習(xí)題七 參考文獻(xiàn)

相關(guān)商品