基于HyperLynx 9.0的信號和電源完整性仿真分析簡介，目錄書摘
本書以HyperLynx 9.0軟件為基礎，以具體的電路為范例，系統(tǒng)講述了信號完整性和電源完整性仿真分析的全過程。本書不僅介紹了信號和電源完整性設計的基礎知識，也詳細介紹了HyperLynx 9.0軟件的功能和使用流程。為了使讀者對高速電路設計有更清晰的認識，本書還以理論與實踐相結合的方式，對HDMI、PCI-E、DDR等設計電路布線前、后的仿真進行了詳細介紹。
周潤景教授，中國電子學會高級會員，IEEE/EMBS會員，國家自然科學基金項目"高速數(shù)字系統(tǒng)的信號與電源完整性聯(lián)合設計與優(yōu)化”等多項***、省部級科研項目負責人，主要從事模式識別與智能系統(tǒng)、控制工程的研究與教學工作，具有豐富的教學與科研經(jīng)驗。
第1章 信號完整性概述
1．1 信號完整性的要求以及問題的產(chǎn)生
1．2 信號完整性問題的分類
1．3 模型介紹
習題
第2章 IBIS模型介紹
2．1 IBIS工作原理
2．2 IBIS基礎知識
2．3 IBIS器件描述
2．4 IBIS模型的建立
2．5 IBIS模型的驗證方法
2．6 IBIS模型與信號完整性分析
習題
第3章 傳輸線理論與信號完整性分析
3．1 傳輸線模型
3．2 傳輸線的特性阻抗
3．3 反射的理論分析和仿真
3．4 端接電阻匹配方式
3．5 多負載的端接
習題
第4章 信號完整性原理圖
4．1 建立新的自由格式（Free-Form）原理圖
4．2 原理圖設計進階
習題
第5章 布線前仿真
5．1 對網(wǎng)絡的LineSim仿真
5．2 對網(wǎng)絡的EMC分析
習題
第6章 LineSim的串擾及差分信號仿真
6．1 串擾及差分信號的技術背景
6．2 LineSim的串擾分析
6．3 LineSim的差分信號仿真
習題
第7章 HyperLynx模型編輯器
7．1 集成電路的模型
7．2 IBIS模型編輯器
7．3 使用IBIS模型
習題
第8章 布線后仿真
8．1 布線后仿真（BoardSim）用戶界面
8．2 快速分析整板的信號完整性和EMC問題
8．3 在BoardSim中運行交互式仿真
8．4 使用曼哈頓布線進行BoardSim仿真
習題
第9章 BoardSim的串擾及Gbit信號仿真
9．1 快速分析整板的串擾強度
9．2 交互式串擾仿真
9．3 Gbit信號仿真
習題
第10章 高級分析技術
10．1 4個“T”的研究
10．2 BoardSim中的差分對
10．3 建立SPICE電路連接
10．4 標準眼圖與快速眼圖仿真
習題
第11章 多板仿真
11．1 多板仿真概述
11．2 建立多板仿真項目
11．3 運行多板仿真
11．4 多板仿真練習
習題
第12章 HDMI實例仿真
12．1 HyperLynx中的TMDS布線
12．2 基本TMDS傳輸信號分析
12．3 TMDS差分對對內(nèi)偏移仿真
12．4 TMDS差分對對間偏移
12．5 串擾的影響
習題
第13章 PCI-E的設計與仿真
13．1 PCI-E設計工具介紹
13．2 分析傳輸線路上的損耗
13．3 分析發(fā)射機的性能
13．4 串擾分析
習題
第14章 SATA接口的仿真分析
14．1 SATA接口簡介
14．2 SATA的電路仿真
習題
第15章 SAS的實例仿真
15．1 分析輸電線路的損耗
15．2 系統(tǒng)仿真及眼圖分析
15．3 串擾分析
習題
第16章 DDR的數(shù)據(jù)仿真和地址仿真
16．1 DDR仿真概述
16．2 DDR數(shù)據(jù)仿真前的數(shù)據(jù)驗證
16．3 DDR數(shù)據(jù)仿真的具體步驟
16．4 DDR地址仿真前的數(shù)據(jù)驗證
16．5 DDR地址仿真的具體步驟
習題
第17章 USB實驗仿真與結果分析
17．1 實驗仿真過程
17．2 結果分析與總結
習題
第18章 直流壓降分析
18．1 前仿真的直流壓降分析
18．2 后仿真的直流壓降分析
18．3 批量直流壓降分析
習題
第19章 去耦分析
19．1 去耦分析(Pre-Layout)
19．2 后仿真的去耦分析
19．3 去耦電容在后仿真分析中的作用
19．4 使用QPL 文件為去耦電容分配模型
習題
第20章 板層噪聲分析和SI/PI聯(lián)合仿真
20．1 前仿真層噪聲分析
20．2 后仿真層噪聲分析
20．3 設置和運行SI/PI 聯(lián)合仿真
20．4 執(zhí)行信號過孔旁路分析
習題
第21章 DDR2 內(nèi)存接口的布局前信號完整性分析
21．1 創(chuàng)建一個DDR2內(nèi)存接口多板工程
21．2 在LineSim中規(guī)劃和設計疊層與多層板
21．3 在LineSim中創(chuàng)建內(nèi)存數(shù)據(jù)網(wǎng)絡
21．4 數(shù)據(jù)寫操作的終端方案
21．5 數(shù)據(jù)讀操作的終端對策
21．6 傳輸線長度、過孔和驅(qū)動強度對信號完整性的影響
21．7 設置分析選通脈沖差分網(wǎng)絡
習題
第22章 DDR2存儲器接口前仿真串擾分析
22．1 單端網(wǎng)絡中的串擾
22．2 差分對上的串擾
習題
第23章 DDR2存儲器接口的布局前仿真時序分析
23．1 設置數(shù)據(jù)激勵和選通脈沖網(wǎng)絡
23．2 仿真并且獲得寫操作的建立時間裕量
23．3 獲得寫操作的保持時間裕量
23．4 探究影響源同步時序的因素
習題
第24章 DDR2存儲器接口的后仿真驗證
24．1 收集設計信息并為DDRx向?qū)蕚湓O計電路
24．2 設置DDRx向?qū)?br>24．3 分析DDR2 仿真結果
習題
第25章 串行通道的前仿真分析
25．1 探索多層板中的PCI-E串行通道
25．2 設置疊層以減小損耗
25．3 分析通道的不同配置對損耗的影響
25．4 檢查驅(qū)動端規(guī)范
25．5 檢查接收器規(guī)范
25．6 通過仿真得出整個通道的驅(qū)動約束限制
習題
第26章 串行通道的后仿真驗證
26．1 從一個多層板工程中驗證串行通道
26．2 在多層板中設置連接器模型
26．3 通過導出到LineSim驗證一個串行通道
26．4 快速眼圖仿真
習題
京公網(wǎng)安備 11000002000088號
